Intel 32nm Chip Making
Cách đây gần 1 năm (chính xác là 11 tháng), Intel công bố với thế giới về kỹ thuật chế tạo chip của mình, dựa trên tiến trình HKMG 45nm. 1 năm sau, họ tiếp tục nói với thế giới cách thực hiện trên những con chip 32nm. Nếu bạn thích thú với chủ đề này, tôi hy vọng những gì mình hiểu được có thể giúp bạn hình dung ra phần nào các đặc thù của sản xuất chip bán dẫn, mà hôm nay là những con chip dùng tiến trình HKMG 32nm của Intel.
“Ôn bài”
Trước hết, tế bào cơ bản nhất của chip là transistor. Sự khác nhau giữa các tiến trình sản xuất bán dẫn chủ yếu nằm ở chỗ, transistor thành hình như thế nào. Điều thứ 2, là kiến trúc của con chip. Tiến trình sản xuất và kiến trúc là 2 yếu tố cấu thành 1 con chip hoàn chỉnh. Tuy vậy, cách thức liên kết mạch giữa các transistor như thế nao trên 1 mạch ASIC, lại là 1 vấn đề phức tạp khác, mà tôi e không có đủ “trình” để nói về chúng. Trong tình huống bạn vẫn muốn nghiên cứu tiếp thì cánh cổng trường ĐH với các ngành Kỹ thuật điện, Điện tử là nơi bạn nên gõ cửa.
Còn mục tiêu bài viết này sẽ chỉ nói đến cách Intel tạo ra transistor trên tiến trình 32nm. Lưu ý cuối là cách thức thực hiện giữa các đơn vị sản xuất bán dẫn sẽ không giống nhau. Vì vậy những chi tiết bàn đến ở đây là của Intel.
Khác biệt ?
Đầu tiên, hãy điểm qua các giai đoạn chính giữa 2 tiến trình. Với kỹ thuật HKMG thế hệ đầu (45nm), việc thêm lớp điện môi (gate dielectric), nằm giữa cực cổng (gate electrode) và 2 cực nguồn (source) – máng (drain), được tiến hành sau quá trình khắc acid. Qua kỹ thuật HKMG thế hệ 2 (32nm), Intel đưa công việc này lên trước.
45nm
32nm
Không may là ở kỹ thuật HKMG ban đầu, Intel không nêu rõ họ đã thêm vào lớp điện môi như thế nào. Nên tôi không nói rõ được ưu / nhược giữa cách 2 tiến hành khác nhau này. Nhưng để tôi đơn giản hoá vấn đề thế này :
- Với 45nm, Intel tạo ra lớp điện môi – cực cổng trước khi tạo ra 2 cực nguồn – máng
- Với 32nm, Intel tạo ra 2 cực nguồn – máng trước khi tạo ra lớp điện môi – cực cổng
Tôi không chắc được việc hoán vị các tiến trình này đem lại lợi ích gì. Chiếc transistor 45nm của Intel có trang bị thêm 1 “vòng” cách điện ở xung quanh các cực nguồn – máng, song có vẻ chúng không đem lại ý nghĩa gì nhiều nên đã bị Intel bỏ đi ở thế hệ 32nm. Sau khi các transistor về cơ bản đã thành hình, các bước còn lại của Intel vẫn giữ nguyên như trước.
Các bước sản xuất chip 32nm
Làm ra wafer
Thành phần cơ bản của chip hiện nay vẫn là các vật liệu bán dẫn. Vật liệu bán dẫn phổ biến nhất trên hành tinh này là Silic (Si) tồn tại dưới dạng oxide (SiO2) có tên gọi “bình dân” là cát. Nhưng cát trong tự nhiên lẫn khá nhiều tạp chất và thứ nền công nghiệp bán dẫn cần là Si dạng đơn chất. Do đó có một mảng riêng trong nền công nghiệp này chuyên về sản xuất các wafer có nguồn gốc từ cát. Intel không có các nhà máy để sản xuất wafer, nên họ mua chúng từ các công ty thứ 3. Những mẫu wafer đầu tiên Intel sử dụng có đường kính chỉ 50mm. Do vậy mà giá thành chip lúc ban đầu tương đối cao. |  |  |
Các wafer dùng để sản xuất chip được yêu cầu phải hết sức tinh khiết và bề mặt phải cực kỳ phẳng. So với độ phẳng của gương cho các chị em dùng trang điểm thì e rằng các wafer ấy vẫn chưa đạt yêu cầu. Vì bề mặt wafer không đồng đều sẽ dẫn đến nhiều rắc rối sau này, tỷ lệ chip lỗi cao cũng có 1 phần nguyên nhân từ việc trên (đương nhiên không phải tất cả).
Cấy ion
Trên 32nm, bước đầu tiên Intel áp dụng là cấy ion lên các wafer. Đầu tiên tấm wafer sẽ được phủ 1 lớp vật liệu chặn quang (photo resist). Sau đó, quá trình in quang litho 1 (photo lithography) sẽ “đục” những vị trí cần thiết trên bề mặt đã được phủ lớp chặn quang. Lớp này sẽ bảo vệ các vị trí còn lại khỏi các trận “oanh tạc” bằng chùm ion. Các vị trí không được bảo vệ sẽ “hứng chịu” các đợt oanh tạc (ion implantation) trên và “nỗi đau ở lại” là phần bề mặt lấm tấm các ion “lạ”. |  |  |
Các vị trí bị oanh tạc trên là nơi mà cực nguồn – máng và kênh (channel) hình thành sau này.
Lắng điện môi
Từ tiến trình 45nm, Intel đã áp dụng loại vật liệu cách điện (điện môi) có kháng trở cao. Vật liệu này có nguồn gốc kim loại nên được gọi là High-K Dielectric. Trong transistor, điện môi nằm giữa cực cổng và cực nguồn – kênh – máng, có vai trò để “chặn” các phần tử mang điện từ cực cổng không “chạy qua” phần còn lại của transistor, sẽ phá hỏng chức năng làm công tắc đóng / ngắt. Khi kích thước các transistor càng bé thì lớp điện môi càng mỏng hơn và đến 1 ngưỡng nhất định sẽ bị đánh thủng. Đây là lý do chúng ta cần 1 loại vật liệu mới làm điện môi, vật liệu đó được gọi với cái tên sau cùng là High-K Metal Gate (HKMG), dịch 1 cách “thô thiển” là cổng kim loại trở cao. |  |  |  |
Khác biệt trên 32nm, Intel tiến hành lắng điện môi (High-K dielectric deposition) trước khi khắc acid. Các lớp điện môi được lắng tuần tự với độ dày mỗi lớp chỉ 1 phân tử. Tuỳ theo yêu cầu về độ dày điện môi (căn cứ theo điện áp giữa các cực) mà số lớp này sẽ ít hay nhiều.
In quang litho
Thực sự thì trên 32nm, Intel tiến hành in quang litho 2 lần. Lần đầu là để hỗ trợ cho quá trình cấy ion, và lần này để hỗ trợ quá trình khắc acid. Bước đầu của quá trình in quang là phủ 1 lớp chặn quang. Lớp này là 1 chất lỏng có các tính chất như film của máy ảnh thời xưa. Để đảm bảo lớp chặn quang phủ đều (tương tự như bề dày của wafer), tấm wafer sẽ được quay tròn cho đến khi lớp dịch đều khắp. Nếu dịch không phủ đều khi in, sẽ có những vệt in không đủ “sâu” và gây ra các hệ quả không mong muốn. |  |  |  |
Tấm wafer khi đã phủ đều lớp chặn quang sẽ được in bằng các tia tử ngoại (UV) có cường độ cao. Các tia này đi qua khung stencil của 1 tấm mặt nạ (mask) và được “gom” lại dưới 1 thấu kính (len), sẽ phản ứng với lớp chặn quang và gây biến tính các phần diện tích tiếp xúc. Phần vật liệu biến tính này sẽ được tẩy rửa và lộ ra các vị trí điện môi nằm bên dưới. Bạn có thể hình dung thao tác tẩy rửa giống như công việc tráng film. Phần chặn quang nào không bị biến tính sẽ được giữ lại.
Khắc acid
Mục đích của khắc acid (etching) trên 32nm mà Intel muốn đạt được là tẩy lớp điện môi thừa khỏi các vị trí không cần thiết. Trong khi trên 45nm là để tạo ra các rãnh cách điện giữa các transistor. Tấm wafer được nhúng vào môi trường acid. Tại đây lớp chặn quang còn lại (không biến tính) cùng với phần điện môi không được che chắn, sẽ bị acid “bóc” ra khỏi wafer. Sau khi bị “lột truồng” thì hình ảnh transistor đến đây coi như hoàn thiện. Việc tiếp theo là bổ sung thêm cực cổng để tạo nốt “chân thứ 3″ cho 1 chiếc transistor. |  |  | |
Lắng kim loại
Transistor đã hoàn thành, nhưng nó chưa “nói chuyện” được với các mạch điện khác, vì thiếu các liên kết ngoài. Các liên kết này được bổ sung nhờ vào quá trình lắng kim loại (metal deposition). Nhưng trước đó các kỹ sư Intel cần “lót” thêm 1 “tấm áo” cách điện để ngăn hiện tượng đoản mạch. Các vị trí để tạo liên kết kim loại sẽ được để trống và từ đây, các cation kim loại sẽ “bám” vào các vị trí trên, thông qua biện pháp điện hoá. |  |  |  |
Thiết kế mạch
Sau khi đã lắng kim loại, lớp kim loại thừa sẽ được loại bỏ. Lúc này transistor đã sẵn sàng “vào đời”. Bước tiếp theo chính là ráp bản thiết kế chip vào bằng cách liên kết các con chip lại với nhau. Với mỗi kiến trúc và tuỳ theo mục tiêu thiết kế, các liên kết này sẽ thay đổi. |  |  |
Kiểm tra “cứng” – “mềm”, đóng gói
Khi quá trình thiết kế mạch hoàn tất, các wafer sẽ được chuyển đến các đơn vị kiểm tra và thẩm định chip. Nếu bạn thường chú ý theo dõi tin tức thì những tấm wafer được trình diễn trước giới truyền thông có in hình chip trên đó chính là các tấm wafer này. Có nghĩa các mẫu chip trên đó có thể hoạt động được, nhưng cũng có thể không hoặc chạy “cà-giựt”. |  |  |  |
 |  |  |  |
 |  |  |  |
Nguồn: voz.vn
